

Esercizio 3 (11 punti)

Si consideri l'architettura RISC-V con pipeline. Il programma qui di seguito effettua la somma dei soli valori dispari (dopo averli moltiplicati per due e aver sottratto 1) degli elementi presenti nell'array vettore di lunghezza 10. Infine, viene stampato il valore di tale somma.

```
1  .data
2  vettore: .word 24, 1, 46, 54, 50, 12, 2, 11, 39, 4
3          # 7 pari, 3 dispari
4
5  .text                                     # Sommo solo i dispari multipl. per 2
6  main:  addi t0, zero, 0                  # somma parziale
7          la    s0, vettore               # indirizzo base
8          addi t4, s0, 40                 # primo indirizzo fuori dall'array
9  ciclo: lw    t3, 0(s0)
10         andi t2, t3, 1                  # è dispari?
11         beq  t2, zero, salta            # se non lo è, salto
12         slli t3, t3, 1                  # altrimenti moltiplico per 2 il numero
13         addi t3, t3, -1                 # e tolgo uno
14         add  t0, t0, t3                  # e lo accumulo
15  salta: addi s0, s0, 4                  # prossimo elemento
16         blt  s0, t4, ciclo              # fine del ciclo?
17
18         addi a7, x0, 1                  # stampa...
19         mv   a0, t0                     # ... la somma
20         ecall
```

Si supponga che non si faccia uso di alcuna pseudoistruzione, e che le ecall non richiedano alcuno stallo. Si consideri che la decisione di branch venga presa in fase di ID, e che le unità di forwarding (quando usate) includano il forwarding da EXE a EXE, da MEM a EXE, e (per il branch) da EXE a ID.

Si indichino (ignorando hazard che possano concernere la ecall):

- 1) Per i primi 24 cicli di clock (**senza unità di forwarding**), le istruzioni tra le quali sono presenti **data hazard** – indicare i numeri di linea N ed M (visibili alla sinistra delle linee di codice in figura) ed il registro coinvolto xY (nel formato N / M / xY, ad esempio 17 / 18 / t0 se c'è un data hazard causato dal registro t0 tra l'istruzione alla linea 17 e quella alla linea 18);

7/8/s0

9/10/t3

10/11/t2
15/16/s0
9/10/t3 (Duplicata)
10/11/t2 (Duplicata)

2) Per i primi 15 cicli di clock (**senza unità di forwarding**) le istruzioni tra le quali sono presenti **control hazard** – indicare i numeri di linea N ed M (nel formato N / M, ad esempio se l'istruzione alla linea 17 causa un control hazard con l'istruzione alla linea 23 scrivere: 17 / 23);

11/15

3) quanti **cicli di clock** sono necessari ad eseguire il programma tramite **forwarding**, spiegando il calcolo effettuato;

115

4) quanti **cicli di clock** sarebbero necessari ad eseguire il programma **senza forwarding**, spiegando il calcolo effettuato;

159 (9+3+7*13+3*19-1)

5) quali sono, per ognuna delle cinque fasi, le **istruzioni** (o le bolle) in pipeline durante il **15° ciclo di clock (con forwarding)**;

IF: 10. andi t2, t3, 1

ID: 9. lw t3, 0(s0)

EX: bolla

MEM: 16. blt s0, t4, ciclo

WB: bolla

6) Spiegare brevemente il concetto di delay slot o salto ritardato, nel contesto della predizione dei salti.